Simulation im High-Speed-Design: Wie SI- und PI-Risiken vor dem Prototyp sichtbar werden
Viele High-Speed-Probleme werden erst dann wirklich sichtbar, wenn die erste Hardware im Labor liegt. Ein serieller Bus startet nicht zuverlässig, ein PCIe-Link trainiert nur unter bestimmten Bedingungen, ein USB-Interface reagiert instabil oder bei einem Memory-Interface bleiben die Timing-Reserven kleiner als erwartet.
Die Ursache liegt dabei oft nicht in der grundsätzlichen Funktion des Designs. Der Schaltplan ist korrekt, die Bauteile sind passend ausgewählt und das Interface wurde nach Vorgabe aufgebaut. Kritisch wird jedoch die Frage, wie sich das reale PCB-Layout elektrisch verhält.
Genau hier setzt Simulation an: Simulation bedeutet im High-Speed-Design nicht, ein ideales Schaltbild zu prüfen. Simulation bedeutet, das reale Verhalten eines Designs vor dem ersten Prototyp sichtbar zu machen. Das PCB-Layout wird in die Simulationsumgebung übernommen, elektromagnetisch bewertet und anschließend so analysiert, wie es später im System tatsächlich arbeiten soll.
Die entscheidende Frage lautet daher nicht nur: Ist alles verbunden?
Sondern: Funktioniert das Design unter realistischen elektrischen Bedingungen mit ausreichend Reserve?
Warum Simulation der nächste logische Schritt ist
In den frühen Phasen eines Designs sieht vieles noch eindeutig aus. Ein Signalpfad verbindet Sender und Empfänger. Eine Versorgungsschiene liefert die notwendige Spannung. Ein Interface folgt einem Standard wie PCIe, USB, Ethernet oder Memory.
In der realen Leiterplatte kommen jedoch Effekte hinzu, die im Schaltplan nicht vollständig sichtbar sind. Leiterbahnen verhalten sich bei hohen Datenraten wie Übertragungsstrecken. Vias, Pads und Steckverbinder erzeugen Impedanzänderungen. Referenzflächen und Rückstrompfade beeinflussen, wie stabil ein Signal geführt wird. Gleichzeitig verhält sich auch die Stromversorgung nicht wie eine ideale DC-Quelle, sondern wie ein frequenzabhängiges Power Delivery Network.
Die bisherigen Beiträge haben gezeigt, warum dadurch Signal-Integrity– und Power-Integrity-Probleme entstehen können. Dieser Beitrag geht einen Schritt weiter: Er zeigt, wie diese Risiken bereits im Designprozess bewertet werden können.
Denn der große Vorteil der Simulation liegt nicht darin, nachträglich Fehler zu erklären. Ihr Wert liegt darin, kritische Designentscheidungen nach vorne zu verlagern.
Vom PCB-Layout zum Simulationsmodell
Der typische Workflow beginnt beim realen PCB-Design. Das Layout wird erstellt, anschließend werden die relevanten Strukturen in die Simulationsumgebung übernommen. Dazu gehören zum Beispiel ein PCIe-, USB-, Ethernet- oder Memory-Kanal, die dazugehörigen Vias, Referenzflächen, Steckverbinder, Packages und Power Rails.
Aus diesen Layoutdaten entsteht durch EM Extraction ein elektrisches Modell. Dieses Modell beschreibt nicht nur eine ideale Verbindung, sondern berücksichtigt parasitäre Effekte, Verluste, Kopplungen und Laufzeitverhalten. Erst dadurch wird sichtbar, wie sich das spätere Design unter realistischen Bedingungen verhalten kann.
Vereinfacht lässt sich der Ablauf so beschreiben:
PCB-Layout → EM Extraction → SI-/PI-Modell → Simulation → Optimierung → Messvalidierung
Der wichtige Punkt ist: Das Design wird nicht nur gezeichnet, sondern virtuell getestet. Ein serieller Bus kann bereits vor der Fertigung analysiert werden. Es lässt sich prüfen, ob das Auge im Eye-Diagramm geöffnet bleibt, ob Equalization genügend Reserve schafft oder ob Power Noise die Signalqualität verschlechtert. Damit wird Simulation zu einer Brücke zwischen Layout und Labor.
Welche Simulationsmethoden dabei eine Rolle spielen
Es gibt nicht die eine Simulation, die alle Fragen beantwortet. Je nach Fragestellung kommen unterschiedliche Methoden zum Einsatz.
Eine wichtige Grundlage ist die S-Parameter-Simulation. Sie beschreibt das Verhalten eines Kanals im Frequenzbereich. Damit lässt sich bewerten, wie stark ein Signal gedämpft wird, wo Reflexionen entstehen und wie stark Signale aufeinander einkoppeln. Insertion Loss, Return Loss, Near-End Crosstalk, Far-End Crosstalk und Group Delay werden dadurch greifbar. Keysight beschreibt S-Parameter-Simulation als breitbandige Kanalbewertung; gleichzeitig können Z-Parameter zur Impedanzanalyse des Power Distribution Network genutzt werden.
Daneben gibt es die Transient Simulation im Zeitbereich. Sie betrachtet Spannungen und Ströme über die Zeit und eignet sich besonders, wenn reale Signalformen, Schaltvorgänge oder TDR-nahe Analysen untersucht werden sollen. Für High-Speed-Designs ist dieser Blick wichtig, weil viele Probleme nicht nur im Frequenzbereich, sondern auch im zeitlichen Verhalten sichtbar werden.
Für schnelle SerDes-Kanäle ist außerdem Channel Simulation besonders relevant. Bei sehr langen Bitfolgen wäre eine klassische Transientensimulation oft zu langsam. Channel Simulation arbeitet deshalb effizienter: Zunächst wird eine Impulsantwort des Kanals erzeugt, anschließend wird eine lange Bitsequenz durch diesen Kanal berechnet und am Empfänger mit Equalization bewertet. Genau dadurch lässt sich zum Beispiel untersuchen, ob ein PCIe- oder USB-Kanal unter realistischen Bedingungen noch genügend Reserve besitzt.
Für Power Integrity kommt die Analyse des Power Delivery Network hinzu. Hier geht es nicht um ein einzelnes Signal, sondern um die Frage, wie stabil sich die Versorgung über Frequenz verhält. Die Simulation zeigt, ob die PDN-Impedanz im Zielbereich bleibt, ob Resonanzen entstehen und ob Decoupling-Kondensatoren tatsächlich dort wirken, wo sie benötigt werden.
Beispiel Signal Integrity: Schließt sich das Auge?
Ein typischer Anwendungsfall ist die Simulation eines High-Speed-seriellen Busses. Das kann ein PCIe-, USB- oder Ethernet-Kanal sein. Das Layout ist erstellt, der Kanal wird aus dem PCB extrahiert und anschließend mit Sender- und Empfängermodellen bewertet.
In der Simulation zeigt sich dann, wie stark der Kanal das Signal verändert. Verluste im Material, Via-Strukturen, Steckverbinder oder ungünstige Übergänge können dazu führen, dass die Signalreserve kleiner wird. Das Eye-Diagramm zeigt diese Reserve besonders anschaulich: Bleibt das Auge offen, ist ausreichend Spielraum vorhanden. Schließt es sich, wird sichtbar, dass Jitter, Dämpfung, Reflexionen, Crosstalk oder unzureichende Equalization die Übertragung gefährden.
Der entscheidende Vorteil: Diese Erkenntnis entsteht nicht erst am Oszilloskop im Labor, sondern bereits vor dem ersten Prototyp.
Dadurch kann gezielt entschieden werden, ob das Layout angepasst, eine Via-Struktur verbessert, ein Steckverbinder kritisch hinterfragt, das Stackup verändert oder die Equalization anders bewertet werden muss.
Simulation liefert also nicht nur ein Diagramm. Sie liefert eine Entscheidungsgrundlage.
Beispiel Power Integrity: Woher kommen die Störkomponenten auf der Versorgung?
Viele Entwickler:innen fokussieren sich zunächst auf die schnellen Signale. In der Praxis müssen sie sich aber genauso mit dem Design der Platine und der Versorgung beschäftigen. Denn die Störungen auf der Versorgung bleiben nicht auf der Power Rail. Sie können direkt die Signalqualität beeinflussen.
Power-Integrity-Simulation untersucht, wie sich das Power Delivery Network aus Spannungsregler, PCB, Package, Vias, Power Planes und Decoupling-Kondensatoren verhält. Besonders wichtig ist dabei die Impedanz über Frequenz. Wenn Resonanzspitzen entstehen oder die PDN-Impedanz in kritischen Bereichen zu hoch wird, können schnelle Lastwechsel deutliche Störungen erzeugen.
Diese Spannungsschwankungen können wiederum Jitter erhöhen, Timing-Reserven reduzieren und dazu beitragen, dass sich ein Eye-Diagramm weiter schließt. Genau deshalb müssen Signal Integrity und Power Integrity in modernen Designs gemeinsam betrachtet werden.
In der Simulation lässt sich prüfen, ob eine Decoupling-Strategie funktioniert, ob bestimmte Kondensatorwerte ungünstige Resonanzen erzeugen oder ob Strompfade zu viel Induktivität einbringen. Daraus entstehen konkrete Designmaßnahmen: Kondensatoren anders auswählen, näher an der Last platzieren, Power-Plane-Strukturen verbessern oder den Stackup überarbeiten.
Auch hier gilt: Der Wert liegt nicht im Plot selbst, sondern in der Entscheidung, die daraus folgt.
Warum Standards die Simulation besonders wertvoll machen
Bei Schnittstellen wie PCIe, USB, Ethernet oder Memory geht es nicht nur darum, dass ein Signal grundsätzlich übertragen wird. Diese Standards definieren Anforderungen an Kanalverhalten, Timing, Jitter, Eye Opening und Signalqualität.
Das macht Simulation besonders wertvoll. Ein Design kann nicht nur allgemein bewertet werden, sondern in Bezug auf eine konkrete Anwendung. Bei PCIe stehen zum Beispiel Kanalverluste, Equalization und Link-Margin im Fokus. Bei USB sind Signalform, Impedanzführung und Eye-Diagramm entscheidend. Bei Ethernet geht es um robuste Übertragung über definierte Kanäle. Bei Memory-Interfaces kommen Laufzeitbeziehungen zwischen Daten-, Clock- und Strobe-Signalen sowie Power-Integrity-Einflüsse hinzu.
Simulation hilft dabei, diese Anforderungen früh zu prüfen. Sie zeigt, ob ein Design wahrscheinlich genügend Reserve besitzt oder ob bereits vor dem Prototyp kritische Stellen sichtbar werden.
Simulation und Messung gehören zusammen
Simulation ersetzt die Messung nicht. Die reale Hardware muss weiterhin validiert werden. Aber Simulation verändert, wie gemessen wird.
Ohne Simulation beginnt die Fehlersuche im Labor oft sehr breit. Man sieht ein instabiles Interface, ein geschlossenes Auge oder unerklärliches Rauschen und muss die Ursache erst eingrenzen. Mit Simulation ist bereits bekannt, welche Kanäle, Power Rails oder Layoutbereiche kritisch sein könnten.
Die Messung wird dadurch gezielter. Auffällige Signalpfade können mit dem Oszilloskop oder geeigneter SI-Messtechnik überprüft werden. Kritische PDN-Bereiche können mit einem Bode 100 oder Bode 500 und passendem Picotest Zubehör messtechnisch bewertet werden. Resonanzen, Target Impedance, Reglerstabilität und Decoupling-Verhalten lassen sich direkt mit den Erwartungen aus der Simulation vergleichen.
So entsteht ein geschlossener Entwicklungsprozess: simulieren, optimieren, messen und validieren.
Praxiswissen am 09.09. im Seminar vertiefen
Am 09.09. vertiefen wir diese Themen in unserem High-Speed-Digital-Seminar mit Fokus auf Simulation.
Im Mittelpunkt steht, wie Signal Integrity und Power Integrity in der Simulation bewertet werden. Wir zeigen, wie ein PCB-Design in Keysight EEsof / ADS übernommen wird, wie daraus ein Simulationsmodell entsteht und wie sich zum Beispiel prüfen lässt, ob sich das Eye-Diagramm eines seriellen Busses unter realistischen Bedingungen schließt.
Ein weiterer Schwerpunkt liegt auf Signal-Integrity-Messungen mit Bezug auf reale Standards wie USB, PCIe, Ethernet oder Memory. Dabei geht es darum, wie Kanalverhalten, Jitter, Eye Opening, Insertion Loss, Return Loss, Crosstalk und Equalization gemessen werden können.
Ergänzend betrachten wir Power Integrity messtechnisch mit dem Bode 500 von Omicron Lab und Picotest Zubehör. Hier steht im Fokus, wie PDN-Impedanz, Target Impedance, Reglerstabilität, Power Rail Noise und Decoupling-Verhalten im realen System bewertet werden können.
Das Ziel des Seminars ist ein praxisnaher Blick auf den gesamten Prozess: vom PCB-Design über die Simulation bis zur gezielten Messvalidierung.
Weitere Beiträge zu diesem Thema
Power Integrity in High-Speed-Designs
Signalintegrität in High-Speed-Designs
Nicht jede High-Speed Anwendung stellt die gleichen Anforderungen an Bandbreite, Messmethodik oder Setup.
Gerne unterstützen wir Sie bei der Auswahl der passenden Messlösung für Ihre konkrete Anwendung.
Interesse an mehr?
Melden Sie sich zu unserem exklusiven High-Speed-Digital Newsletter an und erhalten Sie monatlich fundierte Einblicke, Praxisbeispiele und aktuelle Themen rund um High-Speed-Digital-Designs.
